ID Artikel: 000082525 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/09/2012

ncelab: *E,CFEPLM: Port modul asing * mode harus dikaitkan dengan port/sinyal entitas/komponen ALTPCIE_AV_HIP_AST_HWTCL

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini dalam proses elaborasi simulasi ncsim dengan kode simulasi PCIe VHDL untuk Arria V Hard IP karena masalah perangkat lunak Quartus II.

    Untuk mencegah galat ini, Anda harus menghasilkan model simulasi V PCIe Arria dalam format bahasa Verilog alih-alih format VHDL.

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Arria® V GT FPGA
    Arria® V GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.