ID Artikel: 000082659 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/08/2015

Revisi Kontroler Cache L2 Salah Terdaftar sebagai r3p2

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Bab Subsosistem Unit Mikroprosem Cortex-A9 dalam Volume 3: Manual Referensi Teknis Sistem Prosesor Keras dari Buku Panduan Perangkat V Arria dan Cyclone V Buku Panduan Perangkat secara tidak benar melaporkan nomor revisi ARM Kontroler Cache CoreLink Tingkat 2 L2C-310. Bab ini melaporkan cache L2 revisi kontroler sebagai r3p2. Nomor revisi sebenarnya dari kontroler cache L2 di perangkat ini adalah r3p3.

    Resolusi

    Perbarui ke v14.0 atau yang lebih baru dari buku panduan. Jika Anda melihat sebelumnya pedoman, awasi nomor revisi yang tercantum.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Cyclone® V FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.