Masalah Kritis
Bab Subsosistem Unit Mikroprosem Cortex-A9 dalam Volume 3: Manual Referensi Teknis Sistem Prosesor Keras dari Buku Panduan Perangkat V Arria dan Cyclone V Buku Panduan Perangkat secara tidak benar melaporkan nomor revisi ARM Kontroler Cache CoreLink Tingkat 2 L2C-310. Bab ini melaporkan cache L2 revisi kontroler sebagai r3p2. Nomor revisi sebenarnya dari kontroler cache L2 di perangkat ini adalah r3p3.
Perbarui ke v14.0 atau yang lebih baru dari buku panduan. Jika Anda melihat sebelumnya pedoman, awasi nomor revisi yang tercantum.