Karena masalah dengan Intel® FPGA IP LDPC di Intel® Quartus® Prime Edisi Pro Software versi 17.1 yang menargetkan Intel® Stratix® 10, Anda dapat mengamati kesalahan di atas saat mengkompilasi contoh desain simulasi yang dihasilkan oleh IP yang dikonfigurasi dengan mode standar dan enkoder WiMedia 1.5 di Modelsim.
Untuk mengatasi masalah ini, komentari baris berikut di msim_setup.tcl:
1. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_pkg.sv" -work
2. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_wimedia_enc.sv" -work