ID Artikel: 000082809 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/09/2012

Galat Internal: Sub-sistem: ASM, File: asm_bitfield.cpp, Baris: 618. Galat bitfield perakit: Menulis high to DB_ILLEGAL_HIGH_ADDRESS

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin mendapatkan galat internal ini dalam perangkat lunak Quartus® II versi 3.0 SP1 jika Anda membuat penetapan opsi logika pullup yang lemah ilegal ("WEAK_PULL_UP_RESISTOR = ON") di sudut pin input clock Fast PLL (FPLL) di perangkat Stratix™ .

Pesan galat internal ini diubah ke jenis pesan galat berikut dalam perangkat lunak Quartus II versi 4.0:

Galat: Tidak dapat menempatkan pin I/O di lokasi pin -- pin I/O menggunakan pullup yang lemah, yang tidak didukung oleh lokasi pin ini.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.