ID Artikel: 000082822 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/01/2019

Mengapa E-Tile Hard IP untuk Ethernet Intel® Stratix® Contoh Desain 10 FPGA IP 10GE/25GE Diadakan dalam Reset?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam E-tile Hard IP untuk Ethernet Intel® Stratix® Desain Contoh 10 FPGA IP 10GE/25GE, sirkuit ethernet disimpan dalam pengaturan ulang saat startup dan tautan tidak akan muncul.

    Resolusi

    Untuk mengatasi masalah ini, nonaktifkan reset secara manual dengan membuka contoh desain sumber dan probe dalam sistem serta mengatur bit sumber [3:1] hingga 3'b111.

    Masalah ini dijadwalkan akan diperbaiki dalam rilis Intel® Quartus® Prime Edisi Pro di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.