ID Artikel: 000082942 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/02/2014

Apa diagram tegangan untuk standar input pemicu Schmitt dan bagaimana hubungannya dengan spesifikasi VIL dan VIH?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Standar input pemicu Schmitt memungkinkan buffer input untuk merespons laju edge input yang lambat dengan laju edge output yang cepat. Yang paling penting, pemicu Schmitt memberikan histeresis pada buffer input, mencegah sinyal input berisik yang meningkat lambat dari dering atau berosilasi pada sinyal input yang didorong ke susunan logika.

Diagram tegangan berikut menggambarkan perbedaan antara standar input pemicu Schmitt dan standar input LVTTL/LVCMOS, dan bagaimana Vschmitt terkait dengan VIH dan VIL.

Figure 1. LVTTL/LVCMOS Input Standard Voltage Diagram

Figure 2. Schmitt Trigger Input Standard Voltage Diagram

 

Produk Terkait

Artikel ini berlaku untuk 3 produk

MAX® V CPLD
MAX® II Z CPLD
MAX® II CPLD

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.