ID Artikel: 000082962 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/08/2008

Pengujian jenis apa yang dilakukan pada model simulasi fungsi GX?

Lingkungan

  • Simulasi
  • Verifikasi
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Tim teknis Altera® melakukan banyak pengujian pada model simulasi fungsi Stratix® GX dan Stratix II GX dalam setiap konfigurasi HSSI yang didukung oleh perangkat lunak Quartus® II.  Simulasi RTL fungsional dan simulasi netlist pasca-tata letak fungsional dilakukan dengan simulator yang berbeda, termasuk Synopsys VCS, Cadence NC-Sim dan Mentor Graphics® ModelSim® .

    Altera juga memverifikasi model simulasi gigabit transceiver block (GXB) dengan menyimulasikan netlist post-layout (.vo dan .vho) dan file Standard Delay Output (.sdo) yang dianotasikan waktu. Karena blok GXB High-Speed Serial Interface (HSSI) adalah IP keras yang diverifikasi dalam silikon perangkat, tidak ada penundaan waktu yang diperlukan untuk simulasi blok ini.  Sebaliknya, pemeriksaan pengaturan dan waktu penahanan ditambahkan di bagian . File SDO untuk memastikan bahwa desain Anda memenuhi persyaratan waktu blok.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.