ID Artikel: 000082999 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/11/2011

Topologi DDR2 Non-leveled Fails Timing dengan perangkat Stratix V untuk DDR2 dan DDR3 SDRAM Controller dengan UniPHY

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Topologi non-level tidak berfungsi dengan protokol DDR2 menargetkan perangkat Stratix V.

Resolusi

Tidak ada solusi untuk masalah ini.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® V FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.