Hard IP Altera® Avalon®-MM untuk PCI Express® yang dihasilkan menggunakan Quartus® II versi 14.0 dan versi sebelumnya menunjukkan throughput yang lebih rendah saat Konfigurasi melalui Protokol (CvP) diaktifkan. Masalah terjadi karena penghitung kredit di PCIe Hard IP dan jembatan Avalon-MM tidak disinkronkan.
Untuk CvP, periferal PCIe dimuat sebelum fabric diprogram. Setelah periferal diprogram, FPGA mentransmisikan dan menerima paket PCIe. Interaksi ini meningkatkan penghitung kredit di PCIe Hard IP. Tak lama kemudian, fabric dimuat dengan nilai penghitung kredit default, menyebabkan ketidakcocokan antara kedua penghitung.
Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa mendatang.
Untuk mengatasi masalah ini di Quartus® II versi 14.0 dan sebelumnya, membuat perubahan berikut dalam RTL.
Dalam file altpciexpav_stif_tx_cntrl.v, ubah baris berikut dari:
np_header_avail_reg <= np_header_avail;
Untuk:
np_header_avail_reg <= 1'b1;