ID Artikel: 000083147 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/12/2014

Mengapa tidak mungkin memilih tegangan bank 6A dan 6B di tab HPS di Arria V atau Cyclone V PowerPlay Early Power Power Estimator (EPE) versi 13.1 dan yang lebih baru?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dalam Arria® V atau Cyclone® V EPE versi 13.1 dan yang lebih baru, tegangan untuk bank 6A dan 6B pada tab HPS ditentukan oleh jenis pengaturan SDRAM di tab. Ini karena bank 6A dan 6B digunakan untuk antarmuka SDRAM.

    Misalnya, ketika DDR3 dipilih, tegangan bank akan diatur ke 1,5V, dan ketika DDR2 dipilih, tegangan akan diatur ke 1,8V di EPE.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.