ID Artikel: 000083190 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/01/2015

Mengapa desain Stratix IV GX saya tidak dikompilasi dengan VCCL/T/R=1.2 dan VCCA pada 2.5V?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Versi perangkat lunak Quartus® II 9.1 SP1 dan 9.1 SP2 tidak akan mengkompilasi kombinasi VCCA = 2.5V dengan VCCL/R/T=1.2V untuk desain Stratix® IV GX.

    Ketika VCCL/T/R=1.2V diperlukan untuk mengatur kecepatan data yang lebih tinggi pada transiver apa pun, VCCL/T/R di kedua sisi perangkat diatur ke 1.2V. Juga dalam mode VCCA Auto, VCCA diatur ke 2,5V jika kecepatan data di sisi tersebut di bawah 4,25G meskipun VCCL/T/R diatur ke 1.2V. Untuk mengkompilasi desain dengan sukses, VCCA perlu diatur ke 3.0V di kedua sisi.

    Gambar 1: Megawizard™ pull down untuk pemilihan VCCA

    Figure 1

     

     

     

     

    Gambar 2: Contoh Desain yang tidak akan dikompilasi tanpa VCCA = 3.0.

    Figure X

     

    Perangkat Stratix IV GX tidak memerlukan VCCA yang lebih tinggi jika kecepatan data di bawah 4,25G di sisi tersebut. Ini adalah masalah perangkat lunak yang akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.