ID Artikel: 000083193 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya tidak dapat memilih mode tersegmentasi sebagai mode akuisisi buffer pada penganalisis logika SignalTap II?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Buffer tersegmentasi tidak didukung saat Anda membuat penganalisis logika SignalTap® II menggunakan Manajer Plug-In MegaWizard® di perangkat lunak Quartus® II versi 7.2, dan opsi kotak centang Buffer Tersegmentasi dinonaktifkan di antarmuka pengguna SignalTap II.

    Masalah ini telah diperbaiki berawal dari Perangkat Lunak Quartus II versi 8.0.

    Dalam versi perangkat lunak Quartus II 7.1 dan sebelumnya, Anda dapat memilih Circular atau Segmented Mode sebagai mode akuisisi buffer dalam antarmuka penganalisis logika SignalTap II bahkan jika Anda membuat instans Signaltap II menggunakan Manajer Plug-In MegaWizard .

    Untuk mengaktifkan buffer tersegmentasi, edit berkas pembungkus yang dihasilkan MegaWizard SignalTap II (<instance name>.v|vhd) dan berkas SignalTap II (<name>.stp) dengan mengikuti langkah-langkah berikut:

    1. Dalam berkas pembungkus yang dihasilkan MegaWizard SignalTap II membuat perubahan berikut:
    • Untuk VHDL
      • Dalam deklarasi komponen, tambahkan SLD_SEGMENT_SIZE parameter generik: NATURAL;
      • Dalam instantiasi, atur parameter SLD_SEGMENT_SIZE ke jumlah sampel per segmen.
    • Untuk Verilog HDL
      • Tambahkan atribut berikut: sld_signaltap_component.sld_segment_size = <segment size>
    • Simpan dan tutup berkas pembungkus.
    • Kompilasi proyek.
    • Pada menu File, arahkan ke Buat/Perbarui dan klik Buat File SignalTap II dari Instans Desain.
    • Simpan dan tutup berkas SignalTap II.
    • Dalam editor teks, buka file SignalTap II yang baru dibuat.
    • Temukan tag pemicu yang mirip dengan ini: nama .
    • Tambahkan dua atribut baru ke elemen yang didefinisikan oleh tag pemicu: segment_size=">" dan trigger_type="segmented". Seharusnya terlihat mirip dengan ini:
    • Simpan dan tutup berkas SignalTap II.
    • Program perangkat dan jalankan analisis SignalTap II.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® II FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.