ID Artikel: 000083196 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 26/12/2018

Galat(18510): saluran induk PIPE < ovSOFTPCIE_TxP[x] > tidak dapat ditempatkan di lokasi saluran HIP < PIN_xxxx > karena persyaratan waktu.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini, saat mengkompilasi Intel® Stratix® Transceiver Transceiver Native PHY Tile 10 L-Tile dalam konfigurasi Gen3 PIPE* yang menargetkan -2/-3 speed grade Intel® Stratix® 10 perangkat menggunakan Intel® Stratix® 10 Hard IP untuk lokasi pin PCI* Express.

    Resolusi

    Untuk mengatasi masalah ini, ubah lokasi transiver untuk menghindari yang digunakan oleh Intel® Stratix® 10 Hard IP atau mengubah tingkat kecepatan perangkat menjadi -1.

    Galat ini akan dilaporkan saat menggunakan Intel® Quartus® Prime edisi Pro versi 17.0, 17.1dan 18.0 saat menargetkan tingkat kecepatan -2 atau -3.

    Galat ini telah diperbaiki mulai pada Intel® Quartus® Prime edisi Pro versi 18.1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.