Masalah Kritis
Clock rate maksimum untuk tingkat kecepatan III Cyclone® yang mendukung SDRAM DDR2 tingkat penuh pada kolom I/Os diturunkan untuk versi 9.1 dan yang lebih baru. Kecepatan clock maksimum diturunkan karena alat Intel® Quartus® II tidak dapat mencapai penempatan tombol tekan pada clock rate yang lebih cepat dengan DDR2 SDRAM high-performance controller II (HPC II).
Tabel ini menunjukkan spesifikasi yang diturunkan untuk perangkat lunak Intel® Quartus® II versi 9.1.
Dukungan SDRAM DDR2 Penuh untuk Perangkat Cyclone®III
| Memori Standar | Perangkat | Tingkat Kecepatan | Kecepatan Clock Penuh Maksimum (MHz) |
| Kolom I/O (Pilihan Chip Tunggal) | |||
DDR2 SDRAM
Cyclone III
C6
167
C7
150
C8, I7, A7
150
Catatan: Anda memerlukan tingkat kecepatan komponen memori 267-MHz saat menggunakan standar I/O kelas I/O kelas dan tingkat kecepatan komponen memori 333-MHz saat menggunakan standar I/O kelas II. Anda memerlukan tingkat kecepatan komponen memori 200-MHz.
Masalah ini memengaruhi semua desain yang menggunakan SDRAM DDR2 tingkat penuh dengan arsitektur HPC II dan menargetkan perangkat Cyclone III. Jika Anda menggunakan SDRAM DDR2 dengan arsitektur HPC, Anda tidak terpengaruh oleh downgrade ini.
Tidak ada dampak desain.
Untuk mencapai clock rate yang lebih tinggi, lihat solusi yang disediakan di:
https://www.intel.com/content/www/id/id/support/programmable/articles/000086496.html
Masalah ini akan diperbaiki di versi DDR2 Controller yang akan datang dengan ALTMEMPHY IP.