ID Artikel: 000083249 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah QDRII SRAM UniPHY berbasis antarmuka mendukung atau memerlukan pengaturan dan penahanan yang berasal dari kecepatan miring seperti DDR2 SDRAM atau IP kontroler berbasis DDR3 SDRAM UniPHY?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Antarmuka berbasis QDRII SRAM UniPHY tidak menghalangi pengaturan dan menahan derating untuk Slew-rate seperti DDR2 SDRAM atau IP kontroler berbasis DDR3 SDRAM UniPHY. Turunan tidak diperlukan untuk IP berbasis QDRII SRAM UniPHY.

Produk Terkait

Artikel ini berlaku untuk 8 produk

Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.