ID Artikel: 000083264 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/12/2013

Mengapa opsi "Fase CK/CK# tambahan" berwarna abu-abu di editor parameter untuk perangkat Stratix® V dan Arria® V GZ?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • DDR3 SDRAM Controller dengan UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Opsi "Fase CK/CK# tambahan" berwarna abu-abu di editor parameter karena pergeseran fase kustom untuk clock memori tidak didukung untuk perangkat dan protokol tersebut.

    Resolusi

    Perangkat Stratix® V dan Arria® V GZ hanya mendukung opsi ini untuk kontroler memori DDR2 berbasis UniPHY dengan frekuensi 150 MHz atau lebih tinggi.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.