Tidak, Anda tidak dapat menggunakan pin REFCLK secara langsung atau tidak langsung untuk menghasilkan clock konfigurasi ulang (reconfig_clk), karena clock stabil diperlukan ketika blok ALTGX_RECONFIG keluar dari reset. Clock REFCLK mungkin tidak stabil pada awalnya dan dapat menyebabkan masalah dengan proses pembatalan offset.
Berikut adalah beberapa rekomendasi:
1) Gunakan clock berjalan gratis dari pin clock IO non-transiver yang stabil pada daya perangkat.
2) Anda dapat menggunakan GPLL untuk menghasilkan reconfig_clk yang bersumber dari pin clock IO.
Gambar 1. Persyaratan reconfig_clk Konfigurasi Ulang Dinamis
Reconfig_reset harus ditegaskan hingga output clock GPLL stabil. Hal ini dapat dicapai dengan memasukkan inverter antara output yang terkunci GPLL dan input reconfig_reset, seperti yang ditunjukkan di atas. Input reconfig_reset adalah reset sinkron, sehingga sinyal kunci terbalik harus disinkronkan ke domain clock reconfig_clk. Status GPLL yang terkunci mungkin mengalami kesalahan pada tahap awal karena clock referensi input yang gangguan. Filter milidetik harus diterapkan dalam kasus ini.
Setelah penghentian sinyal yang sibuk setelah inisialisasi, tegaskan kembali reconfig_reset tidak memulai ulang proses pembatalan offset.
Untuk mengaktifkan port reconfig_reset ke blok alt_reconfig, Anda perlu mengaktifkan opsi "Channel dan TX PLL select/reconfig" dan centang opsi "Use \'reconfig_reset\' " pada tab Konfigurasi Ulang Saluran dan TX PLL.