ID Artikel: 000083321 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/02/2018

Mengapa inti IP Deinterlacer II menjatuhkan garis untuk setiap frame lainnya dalam simulasi?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Deinterlacer II (4K HDR passthrough) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dengan perangkat lunak Intel® Quartus® Prime versi 16.1, Anda mungkin menghadapi masalah di atas dalam simulasi jika inti IP Deinterlacer II dikonfigurasi dengan "Bob" menghapus algoritma dan menghasilkan satu frame untuk setiap bidang F0.

Resolusi

Untuk mengatasi masalah ini, konfigurasi deinterlacer II IP untuk menghasilkan satu frame untuk setiap bidang F1.

Masalah ini telah diperbaiki pada perangkat lunak Intel Quartus Prime versi 17.1.

Produk Terkait

Artikel ini berlaku untuk 9 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Cyclone® 10 FPGA
Intel® MAX® 10 FPGA
FPGA Arria® II
Arria® V FPGA dan SoC FPGA
FPGA Cyclone® IV
Cyclone® V FPGA dan SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.