Anda mungkin melihat peringatan kritis ini di Quartus® Perangkat lunak II saat Anda mengendarai PLL dari sumber clock yang bukan pin khusus untuk PLL tersebut. PLL dirancang untuk mengimbangi input tertentu terhadap hubungan waktu output tergantung pada mode kompensasi yang dipilih dalam desain Anda. Ketika PLL diberi makan oleh jalur clock global alih-alih jalur khususnya, hubungan waktu pada jalur yang dikompensasi tidak dijamin.
Peringatan kritis ini dipicu oleh kesalahan pada Quartus II versi 6.1 hingga 7.2 SP1 untuk PLL yang beroperasi dalam mode "tanpa kompensasi". Menurut definisi, PLL dalam mode "tidak ada kompensasi" tidak memiliki hubungan waktu yang ditentukan antara clock input ke tujuan clock output. Peringatan kritis ini akan dihapus dalam versi Quartus II yang akan datang untuk PLL yang beroperasi dalam "tanpa kompensasi" atau mode.
Saat menggunakan jalur clock input non-khusus ke PLL, dan jika kompensasi spesifik diinginkan, Anda harus mengikuti langkah-langkah ini untuk menghasilkan hubungan waktu TCO (clock to out) yang diinginkan dari clock input PLL ke tujuan clock output:
1) Kompilasi desain Anda dan lakukan analisis waktu untuk menentukan hubungan TCO input Anda dengan jalur clock output.
2) Sesuaikan fase output clock PLL untuk mengimbangi keterlambatan TCO yang Anda tentukan dari analisis waktu Anda.
3) Kompilasi ulang desain Anda dan verifikasi waktu yang diinginkan untuk clock output PLL.