ID Artikel: 000083364 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/08/2013

AN 625: Panduan Desain Perangkat V Stratix®: Masalah yang Diketahui

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

145244 Masalah: Versi 1.0

Panduan 53 untuk nIO_PULLUP tidak benar.  Opsi untuk menonaktifkan resistor pull-up internal tidak didukung pada perangkat Stratix V.  Pin nIO_PULLUP harus terhubung ke GND.

145253 Masalah: Versi 1.0

Panduan 32 untuk mengatur waktu power-on reset (POR) tidak benar.  Ini menyatakan pengurutan daya bukanlah persyaratan.  Ini salah - lihat Perangkat Power Management In Stratix V (PDF) untuk informasi tentang persyaratan pengurutan daya.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.