Karena perubahan perilaku perangkat lunak Quartus® II, desain yang dapat berhasil menggabungkan PLL ALTLVDS dalam versi 9.1 SP2 dan sebelumnya mungkin tidak lagi dapat menggabungkan PLL ALTLVDS dalam versi 10.0 dan yang lebih baru. Perubahan tergantung pada bagaimana rx_inclock pada penerima ALTLVDS dan tx_inclock pada pemancar ALTLVDS terhubung.
Jika rx_inclock dan tx_inclock didorong oleh sumber daya clock yang sama dalam desain Anda, PLL ALTLVDS dapat berhasil digabungkan asalkan Anda telah memenuhi semua persyaratan lain untuk penggabungan PLL (lihat di bawah).
Dalam versi perangkat lunak Quartus II 9.1 SP2 dan sebelumnya, PLL ALTLVDS juga dapat digabungkan jika rx_outclock pada penerima terhubung ke tx_inclock pada pemancar dan menggunakan frekuensi yang sama seperti rx_inclock pada penerima. Altera tidak lagi menganggap konfigurasi ini sebagai kondisi yang valid untuk menggabungkan PLL ALTLVDS yang dimulai dengan perangkat lunak Quartus II versi 10.0. Untuk memungkinkan PLL ALTLVDS digabungkan, ubah desain Anda sehingga rx_inclock dan tx_inclock didorong oleh sumber daya clock yang sama.
Jika Anda memiliki desain yang sudah ada yang dikompilasi dalam perangkat lunak Quartus II versi 9.1 SP2 atau sebelumnya, Tidak perlu kompilasi ulang untuk memenuhi aturan penggabungan ALTLVDS PLL yang baru.
Penggabungan PLL ALTLVDS:
- Sumber clock identik
- Sumber pll_areset identik
- Jika satu instans ALTLVDS menggunakan pll_areset, maka semua instans harus menggunakan pll_areset yang sama
- Faktor deserialisasi/serialisasi identik