Solusi
Untuk perangkat Stratix® IV GX, Manajer Plug-in ALTGX MegaWizard® memberikan opsi untuk memilih rx_syncstatus pemesanan sinyal output berbasis byte. Opsi ini tersedia di layar Urutan Rate Matcher/Byte. Jika opsi ini dipilih, blok pemesanan byte akan dipicu ketika rx_syncstatus dinyatakan.
Altera telah mengidentifikasi bahwa selama simulasi fungsi dalam perangkat lunak Quartus® II versi 8.0, rx_byteorderalignstatus port tidak disangkal pada kejadian pertama pola pemesanan byte untuk konfigurasi mode lebar ganda dasar berikut.
- FPGA Fabric-Transceiver interface width: 32-bit
- Encoder/dekoder 8b10b dinonaktifkan
- Lebar pola word aligner: 32-bit (contoh: 1A2B3C4D)
- Lebar pola pemesanan byte: 16-bit
- Pola pemesanan byte: 2 LSBytes dari pola word aligner (contoh: 3C4D)
Untuk konfigurasi di atas, blok pemesanan byte menerima rx_syncstatus satu siklus clock setelah menerima kata data yang diselaraskan yang berisi pola pemesanan byte. Oleh karena itu port rx_byteorderalignstatus tidak ditegaskan pada kejadian pertama pola pemesanan byte.
Penanganan masalah : Masalah ini akan diperbaiki di perangkat lunak Quartus® II versi 8.1