ID Artikel: 000083411 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/11/2011

Simulasi Gagal untuk Pengaturan Latensi CAS Tambahan Memori > 0

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Untuk DDR2 atau DDR3 dengan desain UniPHY yang dibuat dengan versi pengontrol performa tinggi II (HPC II) lebih awal dari 11.0, memilih nilai yang lebih besar dari nol untuk opsi latensi CAS tambahan Memori pada tab Parameter Memori di editor parameter dapat menyebabkan desain gagal dalam simulasi.

Resolusi

Solusi untuk masalah ini adalah menambahkan MEM_ADD_LAT parameter dut.v ke file wrapper yang menginstensifkan pengontrol pembungkus (alt_mem_if_ddr*_controller_top.sv), sehingga MEM_ADDLAT diturunkan ke pembungkus kontroler.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.