ID Artikel: 000083427 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 03/09/2013

Mengapa phasedone selalu tampak tinggi setelah menegaskan phasestep?

Lingkungan

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Tergantung pada osilator yang dikontrol tegangan (VCO) dan frekuensi scanclk, waktu rendah phasedone mungkin lebih besar dari atau kurang dari satu siklus scanclk. Jika Anda mencicipi sinyal phasedone dengan scanclk, Anda mungkin kehilangan denyut nadi rendah phasedone.

Resolusi

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.