ID Artikel: 000083429 Jenis Konten: Product Information & Documentation Terakhir Ditinjau: 26/01/2016

Bagaimana Anda menggunakan sirkuit pergeseran fase DQS ketika frekuensi antarmuka memori di bawah frekuensi clock referensi minimum DLL?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Sirkuit pergeseran fase DQS menggunakan DLL untuk mengontrol penundaan clock secara dinamis yang diperlukan oleh pin DQS/CQ/CQn/QK#.

    Pada gilirannya, DLL menggunakan referensi frekuensi untuk secara dinamis menghasilkan sinyal kontrol untuk rantai penundaan di setiap pin DQS / CQ / CQ / QK #, yang memungkinkannya untuk mengkompensasi variasi proses, tegangan, dan suhu (PVT).

    Sirkuit pergeseran fase DQS masih dapat digunakan untuk memastikan pergeseran fase yang efektif untuk antarmuka memori yang berjalan di bawah frekuensi input DLL minimum 200 MHz.

    Resolusi

    Ikuti panduan berikut:

    1) Untuk frekuensi antarmuka antara 100MHz - 199MHz, frekuensi clock yang memberi makan DLL harus digandakan untuk mencapai pergeseran fase efektif 45 °

    2) Untuk frekuensi antarmuka antara 50MHz - 99MHz, frekuensi clock yang memberi makan DLL harus dikalikan empat untuk mencapai pergeseran fase efektif 22,5 °.

    Untuk memaksimalkan pergeseran fase efektif, solusi lain adalah menggunakan frekuensi terdekat di atas frekuensi input DLL minimum untuk mendorong DLL.

    Anda akan melihat hasil berikut:

    1) Untuk frekuensi antarmuka antara 100MHz - 199MHz, Anda akan mendapatkan pergeseran fase mendekati 90 ° atau di atas 45 °.

    2) Untuk frekuensi antarmuka antara 50MHz - 99MHz, Anda akan mendapatkan pergeseran fase lebih dekat ke 45 ° atau di atas 22,5 °.

    Untuk tujuan analisis waktu, parameter DQS_PHASE_SHIFT dalam IP ALTDQ_DQS2 perlu diatur ke nilai pergeseran fase efektif aktual.

    Misalnya, jika parameter IP ALTDQ_DQS2 DQS_PHASE_SETTING = 2 (pengaturan default 90°), frekuensi memori antarmuka adalah 178 MHz, dan DLL berjalan pada 205 MHz, maka 90 derajat 205 MHz (1,22 ns) diterjemahkan menjadi 78,14 derajat 178 MHz.

    Kemudian, atur DQS_PHASE_SHIFT = 7814 dan verifikasi nomor di TimeQuest.

    Tambahkan penugasan berikut ke file .qsf:

    set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ON

    Ini berlaku saat menargetkan Arria® V atau Cyclone® V di perangkat lunak Quartus II versi 13.0SP1 DP5 atau yang lebih baru dan saat menargetkan Stratix V atau Arria V GZ di Quartus® II versi 13.1 atau yang lebih baru.

    Analisis waktu tidak akan akurat tanpa penugasan global ini dalam file .qsf.

    Produk Terkait

    Artikel ini berlaku untuk 6 produk

    Arria® V FPGA dan SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.