ID Artikel: 000083528 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa perilaku pin output pada perangkat MAX® 7000A/AE/B/S saya tidak cocok dengan simulasi menggunakan perangkat lunak Quartus® II versi 3.0 dan di bawah ini?

Lingkungan

  • Simulasi
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Dalam perangkat lunak Quartus II versi 3.0 dan di bawah ini, ada masalah pada modul Assembler yang menghasilkan file pemrograman yang salah dalam satu kasus yang luar biasa.

    Masalah hanya terjadi dalam situasi berikut:

    • Istilah produk pertama dalam makrocell tidak digunakan
    • Makrocell tersebut terhubung dalam mode paralel dengan XOR gate yang digunakan untuk mengimplementasikan gerbang NOR dengan istilah produk kedua sebagai input

    Dalam hal ini, Perakit Quartus II tidak menonaktifkan istilah produk pertama tetapi memungkinkannya untuk memberi umpan ke gerbang OR dalam arsitektur perangkat MAX. Karena istilah produk tidak digunakan, input istilah produk dibiarkan mengambang, dan itu menyebabkan gerbang OR diberi makan dengan logis 1 alih-alih logis 0. Perilaku ini menyebabkan keluaran yang salah.

    Masalah ini telah diperbaiki pada perangkat lunak Quartus II versi 4.0.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 7000A CPLD

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.