Deskripsi
Karena masalah dalam perangkat lunak Quartus® II versi 13.1 dan sebelumnya, atribut sintesis HDL Verilog mungkin tidak diproses dengan benar jika Anda menggunakan atribut gaya pragma.
Contoh: keluaran dataout /* synthesis altera_attribute="-name VIRTUAL_PIN ON" */;
Resolusi
Untuk mengatasi masalah ini, gunakan atribut gaya Verilog HDL 2001.
Contoh: keluaran data keluaran (* altera_attribute = "-name VIRTUAL_PIN ON" *);
Masalah ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.