Asumsikan frekuensi Clock Input Anda = 350 MHz dan frekuensi clock Output Anda = 350 MHz
Jadi, perangkat lunak Quartus II dapat memilih M=1, N=1 dan K=1 untuk mendapatkan kombinasi frekuensi di atas.
Katakanlah, Anda ingin mengubah frekuensi clock output menjadi 700 MHz dan kemudian mengubah penghitung PLL ke M=2,N=1 dan K=1 untuk mendapatkan frekuensi clock output 700 MHz. Karena Anda mengubah nilai penghitung M, untuk mendapatkan frekuensi output yang diinginkan, dan karena penghitung M adalah bagian dari loop umpan balik, PLL akan kehilangan kunci.
Selain itu, desainer dapat merujuk ke laporan kompilasi Quartus II - bagian Ringkasan PLL untuk melihat nilai apa yang dipilih perangkat lunak Quartus II untuk M,N sehingga pengaturan ini tidak diubah secara tidak sengaja selama rekonfigurasi PLL.
