ID Artikel: 000083573 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 14/11/2013

Peringatan (307026): pin DDR3-SDRAM mem_dqs_to_and_from_the_uniphy_ddr3_0[0] harus diberi makan oleh OUTPUT_PHASE_ALIGNMENT WYSIWYG dengan shift fase 90, 72, 108, derajat

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat peringatan penting ini saat menjalankan kompilasi penuh kontroler berbasis DDR3 UniPHY dengan perangkat Stratix® III.

Resolusi Pengaturan fase untuk blok penyelarasan fase output selalu dikalibrasi secara dinamis. Jadi, peringatan ini dapat diabaikan dengan aman.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® III FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.