Masalah Kritis
Deskripsi
Beberapa proyek contoh 40 GbE MAC dan PHY IP Core yang dikompirasi Stratix desain perangkat IV untuk rilis 12.0 Quartus II perangkat lunak menghasilkan Peringatan Kritis berikut:
Critical Warning: Register-to-register paths between
different clock domains is not recommended if one of the clocks
is from GXB receiver channel.
Galat dihasilkan oleh proyek-proyek berikut:
quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.qpfquartus_synth\example_design\alt_e40_adapter_top_siv\alt_e40_adapter_top_siv.qpfquartus_synth\example_design\alt_e40_top_siv\alt_e40_top_siv.qpf
Peringatan Kritis disebabkan oleh penspesifikasian yang tidak tepat jalur false pada berkas .sdc berikut:
quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdcquartus_synth\example_design\common\common_timing.sdc
Resolusi
Masalah ini diperbaiki pada rilis perangkat lunak 12.1 Quartus inti IP.
Untuk rilis inti IP 12.0, Peringatan Kritis disebabkan oleh jalur palsu yang ditentukan secara tidak benar pada berkas .sdc berikut:
quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdcquartus_synth\example_design\common\common_timing.sdc
Dalam berkas .sdc berikut, blok kode berikut:
if {$::TimeQuestInfo(nameofexecutable) eq "quartus_fit"}
{
# ok
} else {
set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]}
]
}
Harus diganti dengan blok kode berikut:
set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]}
]
Ini akan mencegah Peringatan Kritis.