ID Artikel: 000083589 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/11/2011

Pengkompilasi IP untuk PCI Express Mungkin Melebihi Latensi ACK Maksimum Saat ASPM L0 Diaktifkan di Perangkat Stratix IV

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Latensi ACK adalah latensi maksimum dari permintaan tanda terima ke pengakuan transmisi. Ketika ASPM L0s diaktifkan, ACK latensi mungkin melebihi batas spesifikasi PCI Express. Pelanggaran ini dapat terjadi ketika mengakui paket lapisan link data yang bersaing dengan Paket layer transaksi TX untuk akses link selama periode tinggi Pemanfaatan tautan TX. Jika ASPM L0s diaktifkan dan mitra tautan memerlukan jumlah FTS yang tinggi, latensi ACK dapat cukup tinggi untuk memicu pengiriman kembali paket lapisan transaksi TX.

    Masalah ini memengaruhi Compiler IP untuk implementasi PCI Express dengan ASPM L0 diaktifkan yang menargetkan perangkat Stratix IV.

    Resolusi

    Untuk menghindari masalah ini, nonaktifkan ASPM L0s di sistem Anda.

    Masalah ini tidak akan diperbaiki di versi IP yang akan datang Compiler untuk PCI Express.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® IV FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.