ID Artikel: 000083611 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/01/2014

Kemungkinan Kesalahan Baca/Tulis untuk Kontroler Memori Keras DDR2 dan DDR3 pada Perangkat Arria V dan Cyclone V pada Suhu Rendah Vcc dan Ekstrem

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR2 dan DDR3.

    Kontroler memori keras pada Arria V GX, Arria V GT, Arria V SoC, Cyclone V GX, Cyclone V GT, dan perangkat SoC V Cyclone mungkin menunjukkan kesalahan baca/tulis selama operasi normal di bawah inti Vcc rendah tegangan dan suhu yang sangat panas atau dingin.

    Protokol dan frekuensi berikut terpengaruh:

    • Untuk perangkat Arria V GX/GT/SoC, DDR2 pada 375-400 MHz dan DDR3 pada 375-533 MHz
    • Untuk perangkat Cyclone V, DDR2 pada 300-400 MHz dan DDR3 pada 300-400 Mhz.
    Resolusi

    Jika Anda menggunakan Arria V GX, Arria V GT, Cyclone V GX, atau Cyclone perangkat V GT, solusinya adalah menginstal Quartus II patch perangkat lunak versi 13.0 SP1 DP5, kemudian regenerasi eksternal IP kontroler memori keras antarmuka memori memori memori dan kompilasi ulang desain.

    Jika Anda menggunakan Cyclone V SoC atau perangkat Arria V SoC, Anda harus menginstal perangkat lunak Quartus II versi 13.1, kemudian meregenerasi IP kontroler memori keras antarmuka memori eksternal dan rekomile desain.

    Masalah ini akan diperbaiki di versi mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Arria® V FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.