ID Artikel: 000083664 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/04/2014

Simulasi Postfit VHDL Tidak Didukung untuk Desain Arria V dan Cyclone V dengan Hard Memory Controller

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR2, DDR3, dan LPDDR2 yang menggunakan kontroler memori keras.

    Simulasi postfit VHDL tidak didukung untuk Arria V dan Cyclone Desain V yang berisi kontroler memori keras. Anda akan menemukan Galat elaborasi VHDL karena port yang tidak terhubung.

    Resolusi

    Solusi untuk masalah ini adalah menggunakan simulasi postfit Verilog.

    Masalah ini tidak akan diperbaiki.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Arria® V FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.