ID Artikel: 000083665 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 26/01/2015

Peringatan (12620): OE port input pada buffer keluaran I/O tidak terhubung, tetapi atom mengarahkan dwi-langsung

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam versi perangkat lunak Quartus® II 14.1 dan sebelumnya Anda mungkin melihat peringatan ini saat menghubungkan input buffer dwiarah ke nol konstan saat menargetkan rangkaian perangkat Arria® 10.

Masalah ini terjadi karena masalah sintesis di mana port OE dan IN untuk buffer dwiarah dialihkan.

Masalah sintesis memengaruhi semua rangkaian perangkat lainnya namun peringatan saat ini hanya diberikan untuk Arria 10 rangkaian perangkat

Resolusi

Untuk mengatasi masalah ini, gunakan atribut "keep" untuk menjaga kabel konstan seperti yang ditunjukkan pada kode di bawah ini:

Untuk VHDL:

const_zero_sig sinyal: std_logic;

keep atribut: boolean;
atribut keep of const_zero_sig: sinyal adalah true;

Mulai

const_zero_sig <= \'0\';

TRI_PIN <= const_zero_sig saat ENABLE=\'1\' else \'Z\';

Untuk HDL Verilog:

kawat const_zero_sig /* sintesis terus */;

menetapkan const_zero_sig = 1\'b0;
menetapkan TRI_PIN = aktifkan? const_zero_sig: \'bz;


Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 GT FPGA

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.