ID Artikel: 000083761 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/07/2012

Transceiver Menerima Clock yang Salah untuk 1000BASE-X/SGMII PCS dalam Mode 1000BASE-X

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Errata ini memengaruhi fungsi MegaCore Ethernet Tiga Kecepatan.

    Clock baca FIFO kompensasi fase dalam transiver tidak didorong oleh clock yang sama yang mendorong penerima PCS 1000BASE-X Logika. Hal ini menyebabkan analisis waktu yang salah dan menerima kesalahan data.

    Masalah ini memengaruhi varian fungsi MAC dengan 1000BASE-X PCS berfungsi dan tertanam PMA.

    Resolusi

    Masalah ini tidak memiliki solusi. Masalah ini telah diperbaiki dalam versi 12.0 dari fungsi Triple-Speed Ethernet MegaCore.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA Arria® II
    Arria® II GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.