Karena masalah dalam versi perangkat lunak Quartus® II 10.1 SP1 dan sebelumnya, Anda mungkin melihat sinyal output LVDS_E_3R terbalik di perangkat CYCLONE® III atau Cyclone IV. Hal ini dapat terjadi jika NOT-gate push back diterapkan pada register output dan register output ditempatkan di elemen I/O. NOT-gate push back terjadi ketika register memiliki nilai tinggi awal, termasuk ketika sintesis Quartus II mengimplementasikan preset asynchronous menggunakan reset asynchronous.
Untuk mengatasi masalah ini, lakukan salah satu hal berikut:
-
Cegah register ditempatkan dalam elemen I/O menggunakan
FAST_OUTPUT_REGISTER
penugasan sebagai berikut: - Atau, mencegah penerapan NOT-gate push back dengan menghapus nilai tinggi awal untuk register output, seperti dengan menghapus preset asynchronous.
set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
Masalah ini telah diperbaiki berawal dari perangkat lunak Quartus II versi 11.1.