ID Artikel: 000083922 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 01/07/2014

Bagaimana cara mensimulasikan Mode PCI Express Gen3 PIPE Stratix V?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Resolusi

1. Ganti berkas altpcietb_pipe32_driver.v  dan altpcietb_pipe32_hip_interface.v yang ada di bawah nama proyek \simulasi\submodule dengan berkas terlampir

2. Atur parameter berikut untuk mengaktifkan simulasi PIPE

J. Atur parameter hip_ctrl_simu_mode_pipe dan enable_pipe32_phyip_ser_driver_hwtcl ke 1 testbench tingkat atas saat menginsentasikan modul PCIe Hard IP

B. Atur parameter enable_pipe32_sim_hwtcl ke 1 dalam pembungkus tingkat atas modul PCIe Hard IP saat instantiating modul altpcie_sv_hip_ast_hwtcl

Catatan top_tb digunakan sebagai nama instans testbench dalam dua file terlampir sebagai contoh saat menentukan jalur HIP_256_PIPEN1B dan HIP_INTERFACE secara berurutan.

Dalam altpcietb_pipe32_hip_interface.v:

definisikan HIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface

Pastikan nama instans testbench (top_tb) diubah agar sesuai dengan hierarki desain Anda.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.