ID Artikel: 000084047 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/10/2015

Apa saja panduan desain board yang direkomendasikan untuk memenuhi spesifikasi clock to output (tJPCO) port MAX 10 JTAG?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Dengan referensi ke Tabel 46 di Perangkat MAX 10 FPGA Lembar data (PDF), parameter waktu JTAG untuk MAX® 10 perangkat berbasis pada Cload = 10pF untuk TDO. 

Untuk memenuhi Cload ini = Spesifikasi 10pF , panjang jalur harus <= 2 inci antara komponen driver JTAG (misalnya micro-controller, prosesor, atau CPLD) dan MAX 10 perangkat antarmuka JTAG. Hal ini untuk memastikan waktu JTAG berada dalam Spesifikasi. Jika nilai Cload melebihi spesifikasi 10pF, perlambat Frekuensi TCK JTAG untuk memastikan pengoperasian JTAG normal.

 

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® MAX® 10 FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.