ID Artikel: 000084196 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/06/2014

Dapatkah output fPLL tunggal digunakan sebagai clock referensi transiver dan juga mendorong logika dalam fabric pada perangkat Stratix® V GX, Arria® V GX, dan Arria® V GZ?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Tidak, output fPLL tunggal tidak dapat digunakan sebagai sumber clock referensi transiver dan juga mendorong logika dalam fabric pada perangkat Stratix® V GX, Arria® V GX, dan Arria® V GZ.

Resolusi

Untuk menggunakan fPLL yang sama untuk mendorong logika dalam fabric FPGA, Anda dapat mengaktifkan output fPLL lain untuk mendorong logika FPGA Anda.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Arria® V FPGA dan SoC FPGA
Stratix® V FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.