ID Artikel: 000084214 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 12/09/2012

Bagaimana cara mencegah PCIe HIP memasuki status daya rendah L2?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dalam beberapa skenario, masalah mungkin muncul ketika PCIe HIP memasuki status daya rendah L2.

    Beberapa gejala mungkin termasuk:
    -LTSSM terjebak dalam status daya rendah L2
    -Masalah enumerasi PCIe setelah memasuki L2

    Resolusi

    Ada dua metode yang dapat digunakan pengguna untuk mengatasi masalah ketika PCI Express HIP memasuki status daya rendah L2.


    Untuk mencegah PCI Express HIP masuk ke status daya rendah L2.
    - Dasi pme_to_cr hingga 1\'b0.

    Cara lain untuk mengatasi masalah ini adalah dengan menerapkan logika pengguna yang akan mengatur ulang inti PCIe ketika LTSSM masuk ke L2.idle.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.