ID Artikel: 000084251 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada cara untuk memaksa perangkat lunak Quartus® II menerapkan rantai look-up table (LUT) atau mendaftarkan rantai untuk perangkat Stratix?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Rantai LUT adalah suatu jenis interkoneksi antara fungsi elemen logika kombinatorial (LE) berturut-turut. Seperti interkoneksi lainnya, Anda tidak dapat memaksa perangkat lunak untuk menggunakan sumber daya perutean ini. Perangkat lunak secara otomatis memilih perutean ini dengan jalur kritis yang lebih bugar saat digunakan kompilasi yang didorong oleh waktu (TDC).

Anda dapat memandu penggunaan rantai register dengan menggunakan WYSIWYG LE. Ada regcascin dan regcascout port pada Stratix WYSIWYG LE yang dapat Anda hubungkan bersama dalam mode rantai sesuai kebutuhan hingga satu blok array logika (LAB), atau 10 LEs, dengan panjangnya. Jika tidak, sintesis logika harus memanfaatkan ini secara otomatis.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.