Anda dapat memandu penggunaan rantai register dengan menggunakan WYSIWYG LE. Ada regcascin
dan regcascout
port pada Stratix WYSIWYG LE yang dapat Anda hubungkan bersama dalam mode rantai sesuai kebutuhan hingga satu blok array logika (LAB), atau 10 LEs, dengan panjangnya. Jika tidak, sintesis logika harus memanfaatkan ini secara otomatis.
Apakah ada cara untuk memaksa perangkat lunak Quartus® II menerapkan rantai look-up table (LUT) atau mendaftarkan rantai untuk perangkat Stratix?
1
Pelepasan tanggung jawab
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.