ID Artikel: 000084286 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 15/09/2014

Bagaimana cara menerapkan fungsi DSP "One 18 x 19 Multiplication Summed with 36-Bit Input Mode" pada Perangkat Arria 10?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Untuk mengimplementasikan konfigurasi lanjutan Arria® 10 DSP ini, Anda harus menggunakan templat HDL yang tersedia di perangkat lunak Quartus® II.
Resolusi

Untuk daftar templat yang tersedia klik kanan pada file HDL VHDL atau Verilog dan pilih Masukkan Templat.

VHDL atau Verilog HDL pilihan berikutnya kemudian Desain Lengkap > Fitur Aritmetika > DSP > Fitur DSP untuk Perangkat 20 nm

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.