ID Artikel: 000084305 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 03/11/2014

Mengapa nilai untuk FS (Full Swing) dan LF (Low Frequency) nol saat mensimulasikan inti IP Keras PCIe untuk Gen3?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Simulasi
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ada masalah dengan model simulasi PCIe® Hard IP saat menargetkan rangkaian perangkat Stratix® V dan Arria® V GZ, di mana nilai untuk FS dan LF nol untuk Gen3. Model fungsional bus (BFM) tertentu dapat melaporkan kesalahan bahwa FS dan LF memiliki nilai yang melanggar spesifikasi PCIe.

    Resolusi

    Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Standard Edition versi 14.0.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.