Anda mungkin melihat VCCIO maksimum yang lebih rendah dari yang diharapkan saat ini dalam laporan PowerPlay Power Analyzer untuk bank yang berisi address/command pin yang dikontrol oleh kontroler memori keras saat menggunakan estimasi vektorless. Sinyal-sinyal ini salah menetapkan kemungkinan statis 0 yang berarti bahwa mereka dianalisis karena tidak pernah mendorong logika tinggi.
Hal ini disebabkan oleh masalah dengan estimasi probabilitas statis dari sinyal alamat/perintah dari kontroler memori keras.
PowerPlay Power Analyzer menganggap bahwa pengakhiran eksternal yang disarankan dipasang saat menggunakan standar IO yang memerlukan pemberhentian eksternal seperti standar SSTL yang digunakan oleh antarmuka memori DDRx. Menggunakan pemberhentian eksternal ke Vtt yang SSTL butuhkan, arus mengalir dari VCCIO ke Vtt ketika drive output tinggi dan dari Vtt ke GND ketika drive output rendah.
Karena masalah dengan probabilitas statis dari sinyal keluaran alamat/perintah, tidak ada arus VCCIO yang disertakan dalam perkiraan untuk sinyal alamat/perintah.
Estimasi saat ini untuk sinyal alamat/perintah sudah benar saat menggunakan hasil simulasi atau penetapan laju toggle bawaan yang dimasukkan pengguna di dalam PowerPlay Power Analyzer.
Anda dapat mengganti probabilitas statis port ini menggunakan penugasan POWER_STATIC_PROBABILITY. Lihat Panduan Referensi File Pengaturan Quartus (PDF) untuk informasi lebih lanjut tentang tugas ini.
Masalah ini tidak memengaruhi spreadsheet Estimator Daya Awal (EPE) PowerPlay.
Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus® II di masa mendatang.
