ID Artikel: 000084329 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/01/2013

Apakah ada masalah yang diketahui dengan alat Estimator Daya Awal (EPE) untuk perangkat Stratix® V, Arria® V, dan Cyclone® V saat memperkirakan daya off-chip untuk Emulasi I/O LVDS?

Lingkungan

    Perangkat Lunak Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, ada masalah yang diketahui dengan alat Estimator Daya Awal (EPE) versi 12.1 dan sebelumnya untuk perangkat Stratix® V, Arria® V, dan Cyclone® V, di mana daya off-chip (daya yang tersebar di jaringan resistor eksternal) untuk pin Emulasi LVDS I/O tidak dihitung.

Resolusi

Bug ini telah diperbaiki di EPE versi 13.0

Produk Terkait

Artikel ini berlaku untuk 16 produk

Acex® 1K
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.