ID Artikel: 000084351 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/01/2015

Apakah ada masalah yang diketahui dengan berkas mif yang dihasilkan untuk konfigurasi ulang PLL, untuk perangkat Intel® Arria® V, Cyclone® V, dan Stratix® V?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, ketika Altera_PLL Megawizard digunakan untuk menghasilkan File Inisialisasi Memori (.mif) untuk perangkat Arria® V, Cyclone® V, atau Stratix® V, file yang dihasilkan akan berisi bidang Bandwidth DATA yang salah.

Resolusi

Perbarui bidang bandwidth DATA ke nilai yang benar.  Lokasi bidang ditampilkan dalam tabel 7 dari 661: Mengimplementasikan Rekonfigurasi PLL Fraksional dengan Altera PLL dan Altera PLL Reconfig IP Cores. Pengaturan bandwidth yang benar mungkin ditemukan menggunakan Kalkulator Konfigurasi Ulang PLL.

Produk Terkait

Artikel ini berlaku untuk 14 produk

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V E FPGA
Stratix® V GS FPGA
Cyclone® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.