ID Artikel: 000084389 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah pin PLL_[T1,T2,B1,B2]_CLKOUT0p/n pada kolom I/O untuk perangkat Stratix IV yang mendukung LVDS true?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, PLL_[T1,T2,B1,B2]_CLKOUT0p/n pin di Stratix® Perangkat IV mendukung LVDS true dalam bank kolom I/O.

Pin I/O tujuan umum yang terletak di bank I/O kolom mendukung LVDS yang diemulasikan sebagaimana dinyatakan dalam Fitur I/O di perangkat Stratix IV (PDF).

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.