ID Artikel: 000084513 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah saya perlu mengubah berkas BSDL untuk menggunakan penahan bus atau fitur tarik-menarik internal?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Tidak. Berkas BSDL saat ini tidak perlu diubah. Anda dapat mengubah elemen penonaktifan hasil dari "X" ke "PULL1" untuk sel apa pun yang terhubung ke IO yang memiliki resistor pull-up yang lemah diaktifkan. Tidak ada cara untuk mengubah berkas untuk mengemulasi fitur penahanan bus.

Jika file ditulis dengan "PULL1", alih-alih "X", maka Anda harus mengubah file untuk semua IO yang tidak menggunakan resistor pull-up. Modifikasi ini opsional dengan membuat elemen hasil nonaktifkan "X".

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.