Karena masalah dalam model simulasi BFM perangkat lunak Quartus® II, yang menegaskan sinyal "h2f_rst_n" tidak mendorong sinyal "h2f_rst_n". Hal ini menyebabkan perilaku interkoneksi yang tidak terduga dan logika interkoneksi Platform Designer tidak diatur ulang.
Masalah ini hanya memengaruhi simulasi.
Untuk mengatasi masalah ini, ikuti langkah-langkah berikut:
- Modifikasi parameter "INITIAL_RESET_CYCLES" dalam berkas "submodules/<qsys-system-name>_<HPS-instance-name>_fpga_interfaces.sv" menjadi lebih besar dari 0.
- Tetapkan clock (f2h_axi_clk) ke instans "h2f_reset_inst".
Kode Simulasi:
----------------
altera_avalon_reset_source #(
. ASSERT_HIGH_RESET(0),
. INITIAL_RESET_CYCLES(0) <======= (1) ubah "0" ke 100 seperti . INITIAL_RESET_CYCLES (100)
) h2f_reset_inst (
.reset(h2f_rst_n),
.clk(\'0) <======== (2) ubah \'0 ke sinyal clock seperti .clk(f2h_axi_clk)
);
----------------
Masalah ini telah diperbaiki di perangkat lunak Quartus® II versi 14.0.