ID Artikel: 000084587 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/12/2015

Hubungkan Masalah Pelatihan saat Menggunakan ATX PLL dan Soft Reset Controller dengan Hard IP Gen2 Arria V GZ untuk PCI Express IP Core

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Jika Anda menggunakan ATX PLL dan kontroler reset lunak dengan Gen2 Arria V GZ Hard IP untuk PCI Express IP Core, Anda dapat mengamati kecepatan pelatihan link perubahan masalah. Masalah ini terjadi karena konfigurasi ini salah menggunakan pembatalan offset keras saat startup alih-alih offset lunak Pembatalan.

Resolusi

Solusinya adalah memilih CMU PLL dan hard reset controller untuk varian Gen2 dari Arria V GZ Hard IP untuk PCI Express Inti IP.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Arria® V GZ FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.